快速傅里葉變換（FFT）的FPGA邏輯設(shè)計


1.43萬字 43頁 原創(chuàng)作品，已通過查重系統(tǒng)


摘要 隨著衛(wèi)星遙感、數(shù)字圖像、通信網(wǎng)絡(luò)等領(lǐng)域的發(fā)展和大數(shù)據(jù)時代的到來，對大容量信號處理的實時性和快速性有了更高的要求，研究人員正在探索高速處理信號的算法，以滿足社會發(fā)展的需要。常用于信號處理的器件主要包括ASIC、可編程DSP芯片、FPGA等等。FPGA具有靈活的可編程性并能實現(xiàn)數(shù)據(jù)并行處理，大大提高了數(shù)字信號處理的效率，受到國內(nèi)外相關(guān)研究人員的青睞。
本論文研究的主要內(nèi)容為在FPGA上實現(xiàn)FFT算法，數(shù)據(jù)點數(shù)為8點，數(shù)據(jù)位寬為12位。采用Xilinx公司的SPARTAN 3E系列器件、ISE設(shè)計工具和MATLAB來完成課題的設(shè)計。設(shè)計包括寄存器組、地址控制器、數(shù)據(jù)發(fā)生器、數(shù)據(jù)接收控制器、蝶形運算單元等主要模塊。采用同址運算與CORDIC算法。
本文對FFT處理器的結(jié)構(gòu)、算法、設(shè)計方法進行了詳細分析和闡述，可以實現(xiàn)8點，12位數(shù)據(jù)的FFT運算，數(shù)據(jù)采用定點格式，同時給出了仿真波形，驗證了電路功能的正確性，滿足設(shè)計要求。


關(guān)鍵詞：FPGA FFT CORDIC 基-2