《淺析Verilog HDL硬件語義》

本資料共22頁。是繼《Verilog語言入門基礎(chǔ)知識(shí)》的又一力作！也是《Verilog語言入門基礎(chǔ)知識(shí)》的后續(xù)課程。是進(jìn)一步學(xué)習(xí)Verilog HDL對應(yīng)硬件的應(yīng)用規(guī)則的好材料！

目錄
一、什么是綜合
二、邏輯值體系
三、數(shù)據(jù)類型
四、值保持器的硬件建模
五、常量與參數(shù)
六、運(yùn)算符體系
七、鎖存器建?！狪f語句
八、鎖存器建?！狢ase語句
九、優(yōu)先級編碼器/譯碼器建模——Case語句
十、循環(huán)語句——For語句
十一、觸發(fā)器建模
十二、阻塞式與非阻塞式賦值
十三、模型的優(yōu)化
十四、資源分配
十五、公共子表達(dá)式
十六、觸發(fā)器/鎖存器的優(yōu)化
十七、設(shè)計(jì)規(guī)模
十八、Verilog HDL設(shè)計(jì)——小結(jié)