應用VHDL語言實現(xiàn)簡單CPU
27000字            63頁


摘 要
本次畢業(yè)設計的題目是“應用VHDL語言實現(xiàn)簡單CPU”，重點在于熟練掌握應用MAX+plusⅡ軟件平臺，利用VHDL語言進行CPLD設計的整個流程,并且能夠進行小型數(shù)字系統(tǒng)設計。
VHDL硬件描述語言是一種快速的電路設計工具，功能涵蓋了電路描述、電路合成、電路仿真等三大設計工作。VHDL硬件描述語言所能涵蓋的范圍相當廣，能適用于各種不同階層的設計工程師的需求。從ASIC的設計到PCB的設計，都可以運用VHDL語言進行設計工作。
CPLD是復雜可編程邏輯器件（Complex Programable Logic Device）的簡稱。CPLD器件最大的優(yōu)點是可以在線編程，具有實時性。即在不更改硬件電路的條件下，可以隨時修改、升級硬件程序。 CPLD能完成任何數(shù)字器件的功能，上至高性能CPU，下至簡單的74電路，都可以用CPLD來實現(xiàn)。使用CPLD來開發(fā)數(shù)字電路，可以大大縮短設計時間，減少PCB面積，提高系統(tǒng)的可靠性。
MAX+plusⅡ是Altera公司推出的第三代PLD開發(fā)系統(tǒng)，具有簡化設計流程，節(jié)省運行時間的特點。使用MAX+plusⅡ的設計者不需精通器件內(nèi)部的復雜結(jié)構(gòu)。設計者可以用自己熟悉的設計工具建立設計，由MAX+plusⅡ把這些設計自動轉(zhuǎn)換成最終所需的格式。MAX+plusⅡ被公認為是最易使用，人機界面最友善的PLD開發(fā)軟件。
VHDL語言為數(shù)字系統(tǒng)設計提供了新的思路和方法。隨著CPLD器件的進一步完善，這種設計方法定將有更廣闊的發(fā)展前景。

關鍵詞：VHDL；CPU；仿真；CPLD



Abstract
The title of the graduation design is “realizing the simple CPU by using VHDL language”. The emphases are mastering and applying the MAX+plusⅡ software expertly, carrying through the whole flow of CPLD design by using VHDL language and designing the minitype digital system.
The hardware description language VHDL is a kind of fast circuit designing tool. Its functions cover three great designing works including the circuit description, circuit compound and circuit emulation. The hardware description language VHDL covers a very wide area and it also can fit many needs of different estates designers. The VHDL language can be used in designing work from ASIC design to PCB design.
CPLD is the abbreviation of Complex Programmable Logical Device. The biggest advantage of CPLD is that it can program on-line, having real time quality. That means it can modify and promote the hardware program at any time without changing the hardware circuit . CPLD can accomplish any function of digital device, whatever the high-powered CPU or the simple 74 circuit can all realized by CPLD. Using the CPLD to explore the digital circuit can cut the designing time consumedly, reduce the surface area of PCB and improve the reliability of the system.
MAX+plus II is the third generation PLD exploitation system presented to public by Altera Corporation. It has the characteristics of simplify the design flow and saving the running time. The designers should not need to master the complex inner structure of MAX+plus II. They can use the designing tools that they are familiar with to design and then the MAX+plus II can automatically transform these designs to the final format that the designers wanted. MAX+plus II is recognized the most easy using PLD exploitation software with the most friendly man-machine interface.
The VHDL language provides a new method to designing digital system. With the more perfection of CPLD device, this designing method will have a more expansive developing prospect.

Key words：VHDL；CPU；Simulation；CPLD

目 錄
第1章 緒 論 1
1.1 硬件描述語言的誕生 1
1.2 HDL語言的種類 2
第2章 VHDL簡介 3
2.1 VHDL語言結(jié)構(gòu) 3
2.1.1 接口部分—設計實體 4
2.1.2 描述部分—結(jié)構(gòu)體 4
2.2 VHDL數(shù)據(jù) 5
2.2.1 定義和分類 5
2.2.2 數(shù)據(jù)類型的全局化和局部化 8
2.3 VHDL的屬性 9
第3章 簡單CPU原理 10
3.1 簡單CPU的結(jié)構(gòu)和功能簡介 10
3.1.1 微機中的CPU 10
3.1.2 簡單CPU的組成 14
3.1.3 簡單CPU的功能 15
3.2 指令系統(tǒng)簡介 15
3.2.1 指令格式 16
3.2.2 尋址方式 17
3.2.3 指令的分類 17
3.2.4 簡單CPU的指令及尋址方法 18
第4章 VHDL語言實現(xiàn)簡單CPU 20
4.1 16 8ROM的設計 20
4.2 簡單CPU的指令周期 22
4.2.1 指令的分類 22
4.2.2 指令執(zhí)行周期 22
4.3 VHDL實現(xiàn)簡單CPU 25
4.3.1 CPU核心程序 25
4.3.2 簡單CPU的功能仿真 32
4.3.3 簡單CPU設計的不足之處 39
4.4 芯片的選擇 39
4.4.1 芯片的編程 39
4.4.2 CPLD芯片 40
4.4.3 EPF10K10LI84-4芯片簡介 43
第5章 結(jié) 論 45
參考文獻 46
致 謝 47
附 錄 48

部分參考文獻

[15]胡振華.VHDL與FPGA設計.北京：中國鐵道出版社，2003：56-58
[16]劉紹寒，林灶生，劉新民.VHDL芯片設計.北京：清華大學出版社，2004：124-132
[17]Stefan Sjoholm.用VHDL設計電子線路.北京：清華大學出版社，2000：25-31
[18] Peter J.Ashenden. The VHDL Cookbook,1990